DIALOG(R)File 347:JAPIO

(c) 2000 JPO & JAPIO. All rts. reserv.

01587971 **Image available**

MANUFACTURE OF THIN FILM TRANSISTOR

PUB. NO.:

60-066471 [JP 60066471 A]

PUBLISHED:

April 16, 1985 (19850416)

INVENTOR(s): MIYAZAWA WAKAO

APPLICANT(s): SEIKO EPSON CORP [000236] (A Japanese Company or Corporation)

, JP (Japan)

APPL. NO.:

58-175006 [JP 83175006]

FILED:

September 21, 1983 (19830921)

INTL CLASS:

[4] H01L-029/78; H01L-021/324; H01L-027/12

JAPIO CLASS: 42.2 (ELECTRONICS -- Solid State Components)

JAPIO KEYWORD:R097 (ELECTRONIC MATERIALS -- Metal Oxide Semiconductors,

MOS)

JOURNAL: Section: E, Section No. 336, Vol. 09, No. 201, Pg. 110,

August 17, 1985 (19850817)

ABSTRACT

PURPOSE: To contrive to enhance crystallinity, and to enhance the characteristic of a thin film transistor by a method wherein a semiconductor thin film is annealed by infrared rays.

The island of an amorphous silicon film or a **CONSTITUTION:** 12 polycrystalline silicon film is formed on a glass substrate 11, and annealed in an inactive gas atmosphere according to an infrared lamp to grow a crystal. Infrared rays are not absorbed by the transparent substrate such as glass, etc., and the temperature rise of the transparent substrate is not generated. A silicon oxide film 13 to be used as a gate film, and a crystal silicon film 14 to be used as a gate electrode are formed, surce and drain diffusion layers 15 are formed by ion implantation, interlayer insulating films 16 are formed, and source and drain electrodes are formed by a transparent and electrically conductive film. Because crystallinity of the semiconductor thin film is enhanced, the ON-OFF ratio of the transistor becomes to a number of six figures or more.

DIALOG(R)File 352:Derwent WPI

(c) 2000 Derwent Info Ltd. All rts. reserv.

004303603

WPI Acc No: 1985-130481/198522

Forming thin-film transistor on transparent substrate - anneals silicon film island by infrared heating in inert gas atmos. NoAbstract Dwg 1/5

Patent Assignee: SUWA SEIKOSHA KK (SUWA) Number of Countries: 001 Number of Patents: 001

Patent Family:

Patent No Kind Date Applicat No Kind Date Week

JP 60066471 A 19850416 JP 83175006 A 19830921 198522 B

Priority Applications (No Type Date): JP 83175006 A 19830921

Patent Details:

Patent No Kind Lan Pg Main IPC Filing Notes

JP 60066471 A 7

Title Terms: FORMING; THIN; FILM; TRANSISTOR; TRANSPARENT; SUBSTRATE;

ANNEAL; SILICON; FILM; ISLAND; INFRARED; HEAT; INERT; GAS; ATMOSPHERE;

NOABSTRACT

Derwent Class: L03; U11; U12; U14

International Patent Class (Additional): H01L-021/32; H01L-027/12;

H01L-029/78

File Segment: CPI; EPI

印特許出願公開

四公開特許公報(A)

昭60-66471

@Int_Cl_4

20代 理 人

證別記号

庁内整理番号

母公開 昭和60年(1985) 4月16日

H 01 L 29/78 H 01 L

8422-5F 6603-5F 8122-5F

審査請求 未請求 発明の数 1 (全4頁)

薄膜トランジスタの製造方法 公発明の名称

> 創特 顧 昭58-175006

> > 務

顧 昭58(1983)9月21日 29出

@発明者 官沢 和加姓 諏訪市大和3丁目3番5号 株式会社諏訪精工舎内

切出 額 人 株式会社諏訪精工舎

弁理士 最上

東京都新宿区西新宿2丁目4番1号

発明の名称

遊牒トランタスタの単造方法

物件請求の範囲

- (1) ソーダガラス等の透明基根上に形成する薄膜 トランジスタにおいて、設益板上に非晶質シリコ ン膜あるいは、多結晶シリコン膜の鳥を形成した のちに、不活性ガス雰囲気中で赤外線加熱により シリコン炭の島をアニールすることを特徴とす る辺線トランジスタの篠没方法。
- **登集界囲気中でアニールし、シリコン膜の表** 面を酸化シリコン酸とすることを特徴とする特許 辞求の範囲終1項記録の辞版トランジスタの展査 方法。
- (8) シランガス中でアニールし、卵晶質あるいは 多結晶シリコン膜の岛の妥固に多結晶シリコン膜 を形成することを特徴とする特許請求の範囲無1 質能性の疑問トランジスタの製造方法。

酸素ガスおよびシランガス中でアニールする。 ことによう、シリコン膜の表面に酸化シリコン膜 を形成することを特徴とする特許語求の範囲第1 項記載の辞段トランジスタの製造方法。

本発明はソーダガラス等の透明当板上に形成さ れる群膜トランジスタの特性向上に関する。

薄膜トランジスタは高価なシリコン基板上に形 皮する半導体架子に比べ、安値なガラス基板上に 形成できると共に、工程数も少なくできる利点を ちっている。

又、透明基板上に辞版トランジスタアレイを形 成し、放品ディスプレイを構成したフラットバネ ル等では、裏面に反射率の良い反射板をセットす る事により、コントラストの良い表示を得ること・ ができる。

「躬1図(a)(ል)を用いて従来の延襲トラン **ツスタの辞丑を示し、その欠点を述べる。**

ガラス結板1上に多鉛品シリコン頭の角2を形

成したのち、 d v D 法等により、 ゲート殴るを形成した後ゲート電腦となる多結品 シリコン関4を形成する。次にイオン打込み法により、ソース・ドレイン拡散層 5 を形成する。

次に房間絶景質 6 を形成したのちに、コンタクトホールを閉口し、ソース配制 , ドレイン電極を 透明導電膜により形成する。

この機化形成された薄膜トランジスタは、オンーオフ比で4桁組度の特性を得るのが精一杯であり、アクティブマトリックスパネルを構成し、テレビ関係を裂示するには不充分である。

遊覧トランシスタのオンーオフ比を大きくし、 には、超動業子である半導体静脈をアニールは、 結晶性を改善することにより可能となる。 現では、レーザーアニールがあるか、レーザーとしるの のパラッキが生じる、又、超量も大型のの のと共にスルーブットも上がいいるの のと共にスループットも上がいいる。 数化といると同時に半導体静脈の結晶を 酸化とで形成すると同時に半導体静脈の結晶を は基板温度が上昇してしまう為、安価なガラス基 板が使用で ない等の問題が残る。 本発明は、これらの欠点を解決したものであり 単準体程度を表外料アニールするととばより。

向上させる高温アニール法もあるが、心の方法で

本発明は、これらの欠点をが決したものであり、半導体得限を赤外部アニールすることにより、 半導体溶験の結晶性向上を計り、トランジスタ特 性を向上させるものである。

阿知の如く、赤外級はガラス等の透明若板には 低収されず、半導体が展等の不透明な膜に吸収されば度上昇させる。この性質を利用し、透明基板 上に、島状に強した半導体が展をアニールすることができ、送明基板の温度上昇は起こらない。

第2回(α)(β)(α)により本発明の第1の実施例を説明する。

ガラス基板11上に、乳品質シリコン酸あるいは多結品シリコン酸の角12を形成する。次に赤外級ランプにより不活性ガス学師気中でアニールすると、毎2図(b)の様に非品質シリコン酸あるいは多結品シリコン膜の結品が成長し12~となる。次にゲート酸となる酸化シリコン酶13を

形成したのちにゲート電概となる多粒晶シリコン 膜 1 4を形成する。その後イオン打込み法により 、ソース・ドレイン拡散層 1 5を形成する。

この様に形成された薄膜トランジスタは、半導体溶膜がアニールされて結晶性が向上しているので、トランジスタのオンーオフ比が 6 桁以上となる。さらに適明基根を用いている為、 基板自体の温度は上昇しないので、ソーダガラス等も用いることができる。

次に第3図(α)(δ)により本発明の第2の 実証例を隙別する。

ガラス基板 2 1 上に、卵晶質シリコン膜あるいは多鉛品シリコン膜の島 2 2 を形成する。次に歩外融ランプにより、酸素ガス雰頭気中でアニールすると非晶質シリコン膜あるいは多鉛品シリコン膜の鉛品が底長すると関呼に、装面が酸化され、ケート膜となる酸化シリコン膜が成長する。次に

ゲート電磁となる多粧品シリコン膜 2.4 を形成す エ

以後本発明の第1の実施例に基づいて製作する ことにより、第1の実施例と同じ効果を上げるこ とが可能である。

次に飾るの実温例を飾ら凶(a)(b)に示す

ガラス基根 4 1上に非品質シリコン膜あるいは 多結品シリコン膜の為 4 2を形成したのちに、赤 外級ランプにより、シランガス及び酸紫ガス雰囲- 気中でアニールすることにより、 表面に酸化シリコン膜が成長し、 ゲート膜 4-5 が形成される。 以後本発明の 第 1 の実施例に基づいて製作することにより第 1 の実施例と同じ効果を上げることができる。

さらには第3の実施例と第4の実施例を組み合せることも可能である。この場合は、シランガス中でアニールし、結晶性の良い溶験を形成したのちに、酸業ガスとシランガスを流せば酸化シリコン酸が形成される。

 化役立つ。

以上説明した如く、本苑明によれば、トランジスタ特性の向上につながるばかりでなく、程々の優れた効果をもたらす。

図図の簡単な説明

第1回(4)(4)は従来の薄膜トランジスタの新国図及び平面図である。1はガラス基板、2は非晶質シリコンあるいは多結晶シリコン膜、3はゲート製、4はゲート電傷、5はソース・ドレイン拡散層、6は層間絶縁膜、7はソース配線、8はドレイン質額。

解2図(c)(d)(c)は本発明による第1の実態例による所図図であり、11はガラス基板、12は非品質シリコン膜あるいは多結品シリコン膜、12/は結晶性が改容された多結品シリコン膜、13はゲート膜、14はゲート電極、15はソース・ドレイン拡散形、16は層間絶縁膜、17はソース配限、18はドレイン電極である。

気である。

第4回(c) (b) は本発明による第5の実施 例であり、

第5 図(€) (₺) は本発明による第4の実践 例である。


図中、


21,31,41 ··· ··· ガラス 基板

2 2 , 3 2 , 4 2 … … 非晶質 シリコンあるいは 多語品 シリコン腱


2 5 , 4 3 , … … … かート展 で * * * -


DI E





第1四





第 5 図